Examen CN2. Partea I - 10.02.2017 Nume:..... Grupa:.....

1. Ce fel de arhitectura de memorie este mai potrivita pentru un sistem multiprocesor cu 1000 de procesoare?
a) UMA b) NUMA

2. Adevarat sau Fals: Atunci sistemul de fisiere aloca spatiu pentru un fisier pe disc, este mai bine ca acesta sa fie format din sectoare adiacente.

3. O memorie adresabila la nivel de octet de 4GB este conectata la un cache set asociativ 8-way de 1MB (fara tag bits) cu lungimea liniilor de 256B. Lungimea campurilor de tag, index, respectiv offset dintr-o adresa de 32 de biti este:
a) 21, 4, 7 b) 22, 4, 6 c) 20, 3, 9 d) 23, 3, 6 e) 20, 4, 8 f) 21, 3, 8

4. Presupuneti ca avem un sistem cache/memorie cu urmatorii parametri: L1 cache cu 5% miss rate, fiecare cache hit necesita un ciclu de ceas, frecventa CPU de 1GHz si un cache miss dureaza 20ns. Care este timpul mediu de acces la memorie (AMAT)?
a) 17.5nS b) 4.4nS c) 2.2nS d) 20nS e) 2.1nS f) 1.95nS

5. Pentru un hard-disk cu 4 platane, timpul necesar pentru a citi un fisier de 100Mb este de 10ms seek time plus 80ms transfer time. De cate ori este imbunatatita performanta daca numarul platanelor este dublat (presupuneti ca pentru fiecare dublare se injumatateste timpul de transfer)?
a) 2x b) 1.8x c) 3x d) 1.3x e) 1.9x f) nu se poate calcula

6. Un cache hit dureaza un ciclu de ceas iar penalizarea la miss este de 20ns pentru fiecare din arhitecturile cache de mai jos. Care din ele ofera un timp mediu de acces la memorie (AMAT) mai bun?
a) cache mapat direct – 10% miss rate @ 1GHz b) 2-way set asociativ – 5% miss rate @ 800MHz

7. Care este rolul unui TLB si de ce trebuie acesta sa ruleze rapid (1-2 cicli de ceas)?.
Rolul TLB este de memorie cache pentru tabela de pagini ce se afla in memoria RAM. Fara TLB, pentru accesarea unei locatii din RAM sunt necesare doua accese la memorie (unul in tabela de pagini si altul la adresa efectiva din RAM). Folosind TLB, putem reduce timpul de acces pentru ca o parte din tabela de pagini este acum in cache. Evident, accesul la TLB trebuie sa fie rapid pentru ca acest sistem sa functioneze.

8. Descrieti de ce este necesara mentinerea coerentei cache-urilor pentru sistemele multiprocesor.
Aici puteti sa acceptati variatiuni pe tema: Pentru ca memoria principala este partajata intre mai multe procesoare, iar acestea pot scrie sau citi in mod concurent din ea. Fiecare procesor are cache propriu, deci este foarte usor sa ajungem intr-o situatie in care se poate pierde coerenta datelor din cache-ul propriu cu cele din memoria principala si cele din cache-urile altor procesoare.

9. Descrieti un avantaj pe care il are o magistrala sincrona de date fata de o magistrala asincrona. De asemenea, descrieti un avantaj pe care o magistrala asincrona il are fata de o magistrala sincrona.
Asincron vs. Sincron: Mai simplu de implementat (mai putine linii de date/comenzi), cost redus
Sincron vs. Asincron: Sincronizarea permite rate de transfer mai mari, latime mai mare de banda, mai putine erori de transmisie

10. Care este beneficiul principal pe care il aduce tehnica de loop unrolling?
Elimina instructiunile conditionale din executie, ceea ce mareste viteza de executie (reduce branch penalty, etc.), dezavantajul fiind o amprenta mai mare a programului in memorie. De asemenea, daca anumite linii de cod din bucla sunt independente, codul poate fi executat in paralel, ceea ce mareste si mai mult viteza de executie. Argument de nota 11: De asemenea, poate fi implementat dinamic, daca numarul de elemente din bucla nu este cunoscut la compile time (e.g. Duff's Device)